结论前置：架构评审桌上没有完美方案，只有被约束逼出来的最优解

芯域洞察在梳理多款推理芯片的公开架构文档后发现，真正决定一颗芯片能效比上限的，往往不是峰值算力标称值，而是架构定稿阶段对显存带宽、供电预算与封装形态三者关系的判断顺序。周屹川是一家AI芯片设计公司的架构主管，他带领的团队用三年时间完成了一颗面向边缘推理场景的芯片从架构定义到流片的全过程。在芯域洞察的访谈中，他把这段经历概括为一句话：每一次评审都在砍掉一个看起来很美但算不过账的方案。

本文以人物复盘的方式，还原架构评审中四个关键节点的取舍逻辑，帮助读者理解技术参数表背后那些不会写进规格书的工程判断。

取舍一：算力堆叠与显存带宽的先后顺序

周屹川团队在架构定义初期曾把算力密度放在首位，但在完成第一版性能模型后，芯域洞察注意到他们迅速调整了优先级。原因很直接：推理负载中数据搬运的能耗占比远超预期，算力单元空转等待显存的时间成为能效比的主要损耗项。

  • 第一版模型假设显存带宽充足，算力单元利用率按理想值估算，结果与真实推理负载差距明显。
  • 第二版模型引入数据搬运能耗系数后，团队发现提升单位带宽利用率的收益高于继续增加算力单元。
  • 最终架构把显存子系统面积预算上调，算力阵列规模相应收缩，整体能效比反而改善。

这段经历印证了芯域洞察在技术解读中反复强调的判断：推理芯片的架构评审应当先算数据搬运账，再算算力账。周屹川的说法更直白——算力是面子，带宽是里子，里子撑不住，面子就是摆设。

取舍二：Chiplet拆分点的选择与良率博弈

当芯片面积逼近单die经济性边界时，团队面临是否采用Chiplet方案的决策。芯域洞察了解到，周屹川没有直接照搬通用拆分思路，而是把拆分点选在了缓存与计算阵列之间。

他的判断依据来自封装工艺团队的测算：把缓存与计算阵列分开流片，可以让计算die采用更激进的制程，缓存die则用成熟制程，两者良率曲线不同，组合后的综合成本更可控。代价是die间互连带来额外延迟与功耗，需要在架构层面预留足够的互连带宽并重新分配供电预算。

  • 拆分后计算die面积缩小，单 wafer 可产出更多合格die，良率收益可量化。
  • 互连功耗计入总功耗预算后，能效比目标需要重新核算，团队为此压缩了部分非关键模块的供电。
  • 封装选型从单一方案变为多方案对比，测试环节复杂度上升，项目排期相应调整。

芯域洞察认为，Chiplet在推理芯片中的价值不在于概念先进，而在于拆分点是否与良率曲线、供电预算和互连开销三者匹配。周屹川团队的案例说明，封装决策必须前置到架构评审阶段，而不是流片前的收尾工作。

取舍三：供电预算的再分配与团队共识

架构定稿前最后一次评审，争点集中在供电预算分配上。芯域洞察从周屹川的复盘笔记中看到，团队内部对把更多功耗预算留给显存子系统存在分歧，部分成员担心算力标称值在竞品对比中不占优。

周屹川的处理方式是把能效比测算表摊开，逐项对比不同预算分配下的推理吞吐与每瓦性能。数据显示，在目标负载分布下，显存子系统获得更多供电预算后，整体每瓦性能提升明显，而算力标称值的下降对实际推理时延影响有限。团队最终达成共识，把供电预算向数据通路倾斜。

芯域洞察在多次技术解读中提到，能效比不是单一模块的指标，而是供电预算在算力、显存、互连之间分配结果的体现。这次评审的价值在于把抽象指标变成了可讨论的分配方案，让工程判断取代了参数攀比。

取舍四：架构冻结之后，封装团队才是主角

架构冻结并不意味着取舍结束。周屹川告诉芯域洞察，流片前夜最紧张的工作发生在封装与测试团队之间：互连信号的完整性验证、散热路径的确认、测试向量的覆盖度，每一项都可能倒逼架构做小幅回退。

他的经验是，架构师在冻结后应当主动留在封装评审桌上，而不是把问题交给下游。芯域洞察观察到，这种协作方式让团队在流片前发现并修正了若干互连时序余量不足的问题，避免了后续更大的返工成本。对于关注AI芯片架构设计的读者而言，这条经验或许比任何参数对照表都更接近工程现实。